Моделирование троированного мажоритарного элемента в Quartus Prime State Machine
DOI:
https://doi.org/10.17072/1993-0550-2021-1-57-60Ключевые слова:
Quartus Prime, VHDL, мажоритирование, LUT FPGA, State Machine Editor, Map ViewerАннотация
Для создания высоконадежных цифровых автоматов на основе программируемых логических интегральных схем исследуется мажоритарный элемент, основанный на полном сумматоре, в среде Quartus Prime State Machine. Для этого к ранее разработанному графу автомата добавляются две новые группы входов. Моделирование отказа одном из трех мажоритаров выполняется путем указания соответствующей константы в одной из трех входных групп. Проведена оценка функционирования разработанного устройства.Библиографические ссылки
Intel Quartus Prime Pro Edition Help version 20.3 > enum_encoding VHDL Synthesis Attribute. Available at: https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#hdl/vhdl/vhdl_file_dir_enum_encoding.htm (Accessed 20 November 2020).
Тюрин С.Ф. Надежность систем автоматизации: учеб. пособие. Перм. нац. исслед. политехн. ун-т. Пермь: Изд-во ПНИПУ, 2012. 262 с.
Grekov A.V., Tyurin S.F. Throughput Logic Simulation by Quartus Prime State Machine. Proceedings of the 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, ElConRus 2020-January. P. 127–129. DOI: 10.1109/EIConRus49466.2020.9039474.
Тюрин С.Ф., Греков А.В., Громов О.А. Реализация цифровых автоматов в системе Quartus фирмы Altera: учеб. пособие. Пермь: Изд-во Перм. гос. техн. ун-та, 2011. 134 с.
Тюрин С.Ф. Анализ настроек логических элементов при проектировании конечного автомата в системе QUARTUS II // Наука и технологические разработки. 2015. Т. 94, № 2. С. 17–27.
Загрузки
Опубликован
Как цитировать
Выпуск
Раздел
Лицензия
Публикация статьи в журнале осуществляется на условиях лицензии Creative Commons Attribution 4.0 International (CC BY 4.0).
